(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-281083 (P2003-281083A)

(43)公開日 平成15年10月3日(2003.10.3)


(51) Int.Cl. ⁷ G 0 6 F 13/3 12/0 13/1 // H 0 4 N 5/2 5/9	00 5 7 1 18 5 1 0 232	F1 デーマコート (参考) G06F 13/372 B 5B060 12/00 571A 5B061 13/18 510A 5C022 H04N 5/232 Z 5C052 5/907 B 審査請求 未請求 請求項の数4 OL (全10頁)
		田旦明水 小明水 明水気の数4 OL (主 10 貝)
(21)出願番号	特願2002-87930(P2002-87930)	(71)出願人 000001889 三洋電极株式会社
(22)出顧日	平成14年3月27日(2002.3.27)	大阪府守口市京阪本通2丁目5番5号
		(72)発明者 藤川 裕文
		大阪府守口市京阪本通2丁目5番5号 三
		洋電機株式会社内
		(74)代理人 100090181
		弁理士 山田 職人
		最終頁に続く

(54) 【発明の名称】 パスコントロール回路

(57)【要約】

【構成】 CPU16、バッファ18および20は、メモリコントローラ14を介してSDRAM12にアクセスする。メモリコントローラ14は、アクセス周期が決まっているバッファ18および20によるアクセスを優先させ、CPU16によるアクセス時間を制限する。具体的には、CPU16によるアクセス時間をカウンタ42でカウントして、このカウント値が所定の閾値に達したときに、当該CPU16によるアクセスを中断する。そして、バッファ18および20によるアクセスが終了した後、CPU16によるアクセスを再開させる。

【効果】 アクセス周期が決まっているバッファ18および20によるアクセスを確実に保証することができ、ひいてはこれらバッファ18および20における処理の破綻を防止することができる。



1

【特許請求の範囲】

【請求項1】転送周期が規定されている第1データに対 応する第1バス開放要求と転送周期が規定されていない 第2データに対応する第2バス開放要求とを調停し、前 記第 1 データおよび第 2 データのいずれか一方のために バスを開放するバスコントロール回路において、

前記第2 データのために前記バスを開放した期間を測定 する測定手段、および前記測定手段による測定結果が関 値に達したとき前記第2データのための前記バスの開放 を中断する中断手段を備えることを特徴とする、バスコ 10 ントロール回路。

【請求項2】前記第1データのために前記バスが開放さ れているか否かを判断する判断手段、および前記判断手 段による判断結果に応じて前記第2データのための前記 バスの開放を再開する再開手段をさらに備える、請求項 1記載のバスコントロール回路。

【請求項3】前記閾値は前記第1データの転送周期から 前記第1データを転送するのに要する期間を差し引いた 値よりも小さい、請求項1または2記載のバスコントロ ール回路。

【請求項4】前記第1データはフレームレートが規定さ れた画像データである、請求項1ないし3のいずれかに 記載のバスコントロール回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、バスコントロール回 路に関し、特にたとえばディジタルカメラに適用され、 転送周期が規定されている第1データに対応する第1バ ス開放要求と転送周期が規定されていない第2データに 対応する第2バス開放要求とを調停し、第1データおよ 30 び第2データのいずれか一方のためにバスを開放する、 バスコントロール回路に関する。

[0002]

【従来技術】この種のバスコントロール回路は、たとえ ばディジタルカメラのメモリコントローラに適用され る。図7を参照して、ディジタルカメラのバスコントロ ール回路 I においては、図示しないCCD(Charge Cou pled Device) センサから出力される画像データを、バ ッファ2経由で一旦主記憶装置としてのSDRAM (Sv nchronous Dynamic RAM)3に記憶する。そして、この 記憶した画像データを、別のバッファ4経由で図示しな い液晶モニタに入力する。さらに、図示しない操作キー が操作されると、CPU5がSDRAM3にアクセスし ながら当該操作に応じた処理を実行する。このようにバ ッファ2、バッファ4およびCPU5という複数の回路 からSDRAM3にアクセスするとき、各々のアクセス 要求(リクエスト)を調停するのにメモリコントローラ 6が設けられる。

【0003】このような構成のパスコントロール回路 1

周期的に(たとえば1秒間に30フレームの周期で)S DRAM3に取り込む必要がある。また、この取り込ん だ画像データを周期的に液晶モニタに人力する必要があ る。したがって、バスコントローラ6は、図8に示すよ うに、バッファ2からのリクエストを最も優先し、次に バッファイからのリクエストを優先する。そして、CP U5から不規則に与えられるリクエストに対しては、バ ッファ4によるアクセスが終了した後に対処するように している。

[0004]

【発明が解決しようとする課題】しかし、従来は、CP U5によるアクセスが終了してからバッファ2およびバ ッファ4によるアクセスを有効化するようにしていたの で、たとえば図9に示すようにCPU5によるアクセス 時間が極端に長い場合に、バッファ2およびバッファ4 によるアクセスのタイミングに遅れが生し、処理が破綻 するという問題があった。

【0005】それゆえに、この発明の主たる目的は、処 理の破綻を防止することができる、バスコントロール回 路を提供することである。

[0006]

【課題を解決するための手段】この発明は、転送周期が 規定されている第1データに対応する第1バス開放要求 と転送周期が規定されていない第2データに対応する第 2バス開放要求とを調停し、第1データおよび第2デー タのいずれか--方のためにバスを開放するバスコントロ ール回路において、第2データのためにバスを開放した 期間を測定する測定手段、および測定手段による測定結 果が閾値に達したとき第2データのためのバスの開放を 中断する中断手段を備えることを特徴とする、バスコン トロール回路である。

[0007]

【作用】この発明では、第2データのためにバスが開放 されたとき、測定手段が当該バスの開放期間を測定す る。そして、この測定手段による測定結果が閾値に達し たとき、中断手段が当該第2データのためのバスの開放 を中断する。したがって、第2データの容量が閾値に相 当する量を上回る場合には、当該第2データの転送は中 断される。そして、転送周期が規定されている第1デー 40 夕のためにバスが開放される。

【0008】この発明のある実施例では、第1データの ためにバスが開放されているか否かを判断する判断手 段、および判断手段による判断結果に応して第2データ のためのバスの開放を再開する再開手段をさらに備え る。このようにすれは、途中で転送が中断された第2 デ - タについても、その全部を確実に転送することができ

【0009】なお、閾値は、第1データの転送周期から 第1データを転送するのに要する期間を差し引いた値よ においては、CCDセンサから出力される画像テータを 50 りも小さい値とするのが望ましい。このように閾値を定 3

めることで、第1データの転送周期を確実に保証するこ とができる。

【0010】第1データは、フレームレートが規定され た画像データとすることができる。

[0011]

【発明の効果】この発明によれば、転送周期が規定され ていない第2データの容量が閾値に相当する量を上回る 場合には、当該第2データの転送が中断され、転送周期 が規定されている第1データのためにバスが開放され る。したがって、第1データを規定通りの周期で転送さ せることができ、ひいては処理の破綻を防止することが できる。

【0012】この発明の上述の目的、その他の目的、特 徴および利点は、図面を参照して行う以下の実施例の詳 細な説明から一層明らかとなろう。

[0013]

【実施例】図1を参照して、この実施例のバスコントロ ール回路 10は、ディジタルカメラに適用されるもの で、主記憶装置としてのSDRAM12、メモリコント M12にアクセスするCPU16, 同様にメモリコント ローラ14を介してSDRAM12にアクセスする2つ のバッファ18および20を有している。このうちメモ リコントローラ14, CPU16, 2つのバッファ18 および20は、ASIC (Application Specified IC) 22によって一体に構成されている。そして、一方のバ ッファ18には、図示しないCCDセンサによって撮影 された被写体の画像データが入力され、他方のバッファ 20には、図示しないビデオエンコーダを介して図示し ないモニタが接続されている。

【0014】SDRAM12とメモリコントローラ14 とは、コントロールバス100、アドレスバス102お よびデータバス104を介して互いに接続されている。 そして、メモリコントローラ14は、CPU16、バッ ファ18およびバッファ20からのアクセス要求(リク エスト)に対して、各バス100~104の使用を次の ように調停する。

【0015】すなわち、図2を参照して、メモリコント ローラ14は、バッファ18からのアクセスを最も優先 像データを周期T (=1/60[秒]) でSDRAM12 に転送する。そして、メモリコントローラーイは、バッ ファ20からのリクエストを2番目に優先し、バッファ 18からSDRAM12に転送した画像データを周期丁 で当該バッファ20に転送する。なお、CPU16は、 図示しない操作キーが操作されたときにSDRAM12 にリクエストを行うものである。メモリコントローラ1 4は、バッファ20によるアクセスが終了した後にCP U16からのリクエストに対処すべく、当該CPU16 によるアクセスを有効化する。

【0016】このとき、メモリコントローラ14は、C PU16によるアクセスを有効化した時間、換言すれば CPU16のために各バス100~104を開放した時 間をカウントする。そして、このカウントした時間が有 る閾値Tcに達した時点で未だCPU16によるアクセ スが継続している場合には、当該CPU16によるアク セスを一旦中断する。そして、上述の優先順位に従って バッファ18およびパッファ20によるアクセスを順次 ・有効化すべく、バッファ18およびバッファ20のため 10 に各バス] 00~104を開放する。そして、バッファ 20によるアクセスが終了した後、改めてCPU16に よるアクセスを再開すべく、CPU16のためにバス1 ○○~1○4を開放する。なお、閾値Tcは、バッファ 18 およびバッファ20によるアクセス周期Tから、こ れらバッファ18およびバッファ20の各々が実際にS DRAMI2にアクセスするのに要する時間(アクセス 実効時間) TaおよびTb、を差し引いた値(T-(Ta +Th))よりも小さい値に設定する。

【0017】このようにCPU16によるアクセス時間 ローラ14、メモリコントローラ14を介してSDRA 20 が閾値Tcよりも長い場合には、当該CPU16による アクセスを一旦中断して、バッファ18およびバッファ 20によるアクセスを優先させることで、これらバッフ ァ18およびバッファ20による周期T内のアクセスを 保証している。そして、これらバッファ18およびバッ ファ20によるアクセスが終了した後、改めてCPU1 6によるアクセスを再開させることで、当該CPU16 による正常なアクセスをも保証している。

> 【0018】このメモリコントローラ14の一連の動作 についてさらに詳しく説明すると、図1に戻って、当該 30 メモリコントローラ14は、優先順位決定回路24、リ クエスト信号生成回路26、3つのセレクタ28、30 および32、コントロール信号生成回路34、コマンド 生成回路36、アドレスコンバータ38、レディ信号生 成回路40およびカウンタ42を含んでいる。

【0019】このうちの優先順位決定回路24には、リ クエスト信号生成回路26,バッファ18およびバッフ ァ20の各々からリクエスト (Request) 信号が入力さ れる。なお、リクエスト信号生成回路26は、CPU1 6から与えられるコントロール(Control)信号(後述 し、当該バッファ18に蓄えられた1フィールド分の画 40 する選択 (SEL) 信号、読み書き制御 (W/R) 信号および 転送状態 (TRANS) 信号を含む信号) およびカウンタ4 2から与えられるリセット信号に基づいて当該CPU1 6用のリクエスト信号を生成する。さらに、優先順位決 定回路24には、コマンド生成回路36から後述するア クセス終了 (Access End) 信号も入力される。そして、 優先順位決定回路24は、これらリクエスト信号および アクセス終了信号から、CPU16、バッファ18およ びバッファ20のいずれのアクセスを有効化するのかを 指示するためのアクノリッジ(Acknowledge)信号を生 50 成し、生成したアクノリッジ信号をセレクタ28~3

2, アドレスコンバータ38, レディ信号生成回路40 およびカウンタ42に供給する。

【0020】セレクタ28には、CPU16, バッファ 18およびバッファ20の各々からコントロール信号が 入力される。なお、CPU16のコントロール信号は、 コントロール信号生成回路34経由でセレクタ28に入 力される。セレクタ28は、これらのコントロール信号 のいずれか1つを上述のアクノリッジ信号に従って選択 し (詳しくは、CPU16, バッファ18およびバッフ ァ20のうちアクセスを有効化するもののコントロール 10 信号を選択し)、選択したコントロール信号をコマンド 生成回路36に入力する。

【0021】コマンド生成回路36は、入力されたコン トロール信号およびカウンタ42から与えられるリセッ ト信号に従って、SDRAM12を制御するためのメモ リコントロール信号を生成し、生成したメモリコントロ ール信号を、コントロールバス100を介してSDRA M12に入力する。なお、メモリコントロール信号に は、後述するコマンド(Command)信号や行アドレス・ ストローブ (RAS) 信号, および列アドレス・ストロ 20 ーブ(CAS)信号などが含まれる。このうち、行アド レス・ストローブ信号および列アドレス・ストローブ信 号は、アドレスコンバータ38にも供給される。さら に、コマンド生成回路36は、CPU16. バッファ1 8またはバッファ20によるSDRAM12へのアクセ スが終了したとき(具体的には、SDRAM12との間 で転送すべきデータを転送し終えたとき)、上述のアク セス終了信号を生成する。

【0022】別のセレクタ30には、CPU16、バッ ess)信号が入力される。セレクタ30は、これらのア ドレス信号のいずれか1つをアクノリッジ信号に従って 選択し、選択したアドレス信号をアドレスコンバータ3 8に入力する。

【0023】アドレスコンバータ38は、上述したアク ノリッジ信号、行アドレス・ストローブ信号および列ア ドレス・ストローブ信号に従って、セレクタ30から入 力されるアドレス信号を行アドレス信号および列アドレ ス信号に変換する。そして、変換した行アドレス信号お よび列アドレス信号を、アドレスバス102を介してS 40 DRAM12に入力する。

【0024】さらに別のセレクタ32には、CPU1 6. バッファ18およびバッファ20の各々との間でデ ータ(Data)を転送させるための転送ラインが接続され ている。セレクタ32は、これらの転送ラインのいすれ か1つをアクノリッジ信号に従って選択し、選択した転 送ラインをデータバス104に接続する。

【0025】レディ信号生成回路40は、CPU16か ら与えられるコントロール信号、優先順位決定回路24 から与えられるアクノリッジ信号およびカウンタから与 50 号に従って、コマンド信号生成回路36が、図3(m)

えられるリセット信号に基づいて、レディ (Ready) 信 号を生成し、生成したレディ信号をCPU16に供給す る。このレディ信号は、"H"レベルまたは"L"レベ ルを示す2値の信号であり、当該レディ信号のレベルが "H"レベルのとき、CPU16の動作が能動化され る。 方、レディ信号のレベルが"L"レベルのとき、 CPU16の動作は不能化される。

【0026】カウンタ42は、CPU16によるSDR AM12へのアクセスを有効とするアクノリッジ信号が 供給されたときに(厳密には、当該アクノリッジ信号が 供給されてから後述するバスクロック (CLK) 信号の2 クロック分だけ時間が経過したときに)、時間をカウン トし始める。そして、このカウント値が上述した閾値丁 cに達すると、当該カウント動作を終了して、上述のリ セット信号を出力する。

【0027】このように構成されたメモリコントローラ 14において、たとえば今、図3に示す時点 t 1でCP U16からSDRAM12に対してデータを書き込む旨 のアクセス要求が成されたとする。すなわち、図3

(a)のバスクロック信号に同期して、コントロール信 号に含まれる図3(b)の選択信号が "L" レベルから "H"レベルになるとともに、図3(c)の読み書き制 御信号がデフォルトの"L"レベル("L"レベルはデ ータの読み出しを表す。)からデータの書き込みを表す "H"レベルになったとする。そして、バスクロック信 号の次のサイクルで、図3(d)の転送状態信号が、C PU16がコマンド待ち状態であることを表す "IDLE" から、最初の1サイクル分のデータをバースト転送する 旨を表す"NONSEQ(NO)"に遷移したとする。なお、こ ファ18およびバッファ20の各々からアドレス(Addr 30 のとき、CPU16のアドレス信号は図3(e)に示す ように最初のアドレス"AO"を指示し、データ信号は図 3 (f) に示すように当該アドレス "AO" に対応する最 初のデータ"DO"を指示する。さらに、バスクロック信 号の次のサイクルで、図3(d)の転送状態信号が、バ ースト転送中であることを表す"SEQ"に遷移するとと もに、図3(e)のアドレス信号が次のアドレス "A1"

を指示するようになる。 【0028】このように図3(b)の選択信号が"H" レベルを示し、かつ転送状態信号が"NONSEQ"となり終 えた時点 t 2で、レディ信号生成回路 4 0 が、図 3 (g) に示すように "L" レベルのレディ信号を出力す る。これによって、CPU16の動作が一時的に停止さ れる。そして、リクエスト信号生成回路26が、図3 (h)に示すようにアクティブ"L"のリクエスト信号 をバスクロック信号の1サイクル分だけ出力する。 【0029】このとき(時点 t 2においては)、優先順 位決定回路24は、図3(k)に示すようにバッファ2 0によるアクセスを有効化する旨のアクノリッジ信号を 生成しているものとする。そして、このアクノリッジ信

に示すようにSDRAM12からデータを読み出すためのコマンド信号を出力しており、図3(n)に示すように当該コマンド信号に応答してSDRAM12からバッファ20にデータが読み出されているものとする。

【0030】コマンド信号生成回路36は、SDRAM 12からバッファ20に一通りのデータを読み出し終えたと判断すると、上述したアクセス終了信号を生成し、このアクセス終了信号を優先順位決定回路24に供給する。バッファ20に読み出すためのデータ量は予め決まっているので、コマンド信号生成回路36は、当該予め 10決まったデータ量に基づいて、SDRAM12からバッファ20へのデータ転送が完了したか否かを判断する。このことは、バッファ18に蓄えられたデータをSDRAM12に書き込む場合も同様である。

【0031】優先順位決定回路24は、コマンド信号生成回路36からのアクセス終了信号の供給を受けてバッファ20によるアクセスが終了したことを認識したとき、図3(k)に示すようにCPU16によるアクセスを有効化する旨のアクノリッジ信号を生成する。

【0032】このアクノリッジ信号に応答して、図3の 20 る。 時点 t 3でレディ信号生成回路 4 0 が図3 (g) のレデ 【0 ィ信号の信号レベルを "H" レベルとする。これと同時 コマ に、カウンタ 4 2 が、時間のカウントを開始する。 RA

【0033】レディ信号が"H"レベルである間、CPU16は、図3(a)のパスクロック信号に同期して図3(e)のアドレスおよび図3(f)のデータを順次更新する。つまり、パースト転送を継続する。これによって、コマンド信号生成回路24は、図3(m)に示すようにSDRAM12にデータを書き込むためのコマンド信号を生成するとともに、このコマンド信号に応答して、図3(n)に示すようにCPU16から出力されたデータがSDRAM12(詳しくは、CPU16からのアドレス信号で指定された領域)に順次記録される。

【0034】そして、図3の時点 t 4でカウンタ42によるカウント値が関値Tcに達すると、カウンタ42はリセット信号を出力する。このリセット信号に応答して、レディ信号生成回路40は、図3(g)に示すようにレディ信号の信号レベルを"I"レベルとする。これによって、CPU16の動作が一旦停止する。これと同時に、リクエスト信号を出力する。また、コマンド信号生成回路36が、リセット信号の出力から少し経過した時点、詳しくは図3(n)に示すデータ"D7"の転送が終了した時点 t 5でアクセス終了信号を出力する。なお、この時点 t 5の前に、図3(i)および(j)に示すようにバッファ18およびバッファ20の各々からリクエスト信号が出力されているものとする。

【0035】リクエスト信号生成回路26から再度リク 成するとともに、このコマンド信号エスト信号が供給されたこと、およびコマンド信号生成 (n)に示すようにCPU16から回路36からアクセス終了信号が出力されたことを受け 50 SDRAM12に順次記録される。

て、優先順位決定回路 24 は、CPU16 によるアクセスを強制的に停止すべく、アクノリッジ信号を切り換える。具体的は、図 3 (k) に示すように正規の優先順位に従ってバッファ 18 によるアクセスを有効化すべくアクノリッジ信号を生成する。これによって、コマンド生成回路 36 が、図 3 (m) に示すように SDRAM12 にデータを書き込むためのコマンド信号を生成する。そして、このコマンド信号に従って、図 3 (n) に示すようにバッファ 18 に蓄積されたデータが SDRAM12 (詳しくは、バッファ 18 からのアドレス信号で指定された領域)に順次記録される。

【0036】コマンド信号生成回路36は、バッファ」8からSDRAM12への一通りのデータを書き込み終えたと判断すると、上述したアクセス終了信号を生成し、このアクセス終了信号を優先順位決定回路24に供給する。これによって、優先順位決定回路24はバッファ18によるアクセスが終了したことを認識し、図3(m)に示すように時点16においてバッファ20によるアクセスを有効化する旨のアクノリッジ信号を生成する。

【0037】 このアクノリッジ信号の生成に応答して、コマンド生成回路36は、図4 (m) に示すようにSDRAM12にデータを書き込むためのコマンド信号を生成する。そして、このコマンド信号に従って、図4 (n) に示すようにSDRAM12 (詳しくは、バッファ20からのアドレス信号で指定された領域) からバッファ20に順次データが読み出される。なお、バッファ18 およびバッファ20は、それぞれ、画像データを蓄積するためのSRAM (Static RAM) 44 および46以外に、所定期間 (=1/30 [秒]) 毎にリクエスト信号を生成するためのコントローラ48 および50を内蔵している。

【0038】このパッファ20へのデータの読み出しが一通り終わると、コマンド生成回路36はアクセス終了信号を生成する。そして、優先順位決定回路24が、このアクセス終了信号の供給に応答して、図4(k)に示すようにCPU16によるアクセスを有効化する旨のアクノリッジ信号を生成する。そして、このアクノリッジ信号に応答して、図4の時点17において、レディ信号生成回路40が図4(g)のレディ信号の信号レベルを下出、レベルとするとともに、カウンタ42が時間のカウントを開始する。

【0039】これによって、CPU16は、図4(a)のバスクロック信号に同期して図4(e)のアドレスおよび図4(f)のデータを順次更新する。そして、コマンド信号生成回路24が、図4(m)に示すようにSDRAM12にデータを書き込むためのコマンド信号を生成するとともに、このコマンド信号に応答して、図4(n)に示すようにCPU16から出力されたデータがSDRAM12に順を記録される。

【0040】CPU16は、レディ信号が再度"L"レ ベルになる前(すなわちカウンタイ2のカウント値が再 度閾値Tcに達する前)に、転送すべきデータを全て転 送し終えたと判断すると、その時点 18で選択信号を

"L"レベルとするとともに、読み書き制御信号を "L"レベルとして、一連のアクセス動作を終了する。 また、CPU16は、アドレスの更新終了と同時に、転 送状態信号を"IDLE"とする。なお、このCPU16に よるアクセス動作が終了した後、バッファ18およびバ ッファ20のいずれからかリクエスト信号が出力される 10 までの間、優先順位決定回路24は、CPU16による アクセスを有効化する旨のアクノリッジ信号を出力し続 ける。ただし、CPU16は、選択信号を"L"レベル として自身を不能化しているので、図4(e)のアドレ スおよび図4(f)のデータがどのような状態になって いようと、周囲の回路に何ら影響を与えない。一方、時 点t7から時間Tcが経過した時点でも未だCPU16に よるアクセスが終了していない場合には、図3の時点 t 4以降と同様の動作を繰り返す。

【0041】図5を参照して、優先順位決定回路24の 20 詳細について説明する。この図5に示すように、優先順 位決定回路24は、4つのレジスタ52、54、56お よび58とデコーダ60とを含む。このうちレジスタ5 2および54にリクエスト信号生成回路26からのリク エスト信号が入力される。そして、レジスタ56にバッ ファ18からのリクエスト信号が入力され、レジスタ5 8にバッファ20からのリクエスト信号が入力される。 各レジスタ52~58は、入力されたリクエスト信号を 保持し、レジスタ52を除く3つのレジスタ54.56 および58に保持されたリクエスト信号はデコーダ60 に入力される。デコーダ60は、入力されたリクエスト 信号に対して、上述した優先順位に従ってアクノリッジ 信号を出力する。

【0042】なお、レジスタ54~58には、コマンド 信号生成回路36からアクセス終了信号が供給される。 各レジスタ54~58は、当該アクセス終了信号の供給 に応答して保持内容(リクエスト信号)をリセットす る。また、レジスタ52は、レジスタ54の保持内容が リセットされたときに、自身が保持しているリクエスト 信号をレジスタ54に入力する。したがって、図3の時 40 点 t 4においてリクエスト信号生成回路26から2度目 に出力されたリクエスト信号は、アクセス終了信号によ ってリセットされずにレジスタ54内に残る。そして、 このレジスタ54内に残ったリクエスト信号が、図4の 時点 t 8においてレディ信号を"H"レベルとするのに 有効となる。

【0043】このメモリコントローラ14の一連の動作 に対して、CPU16は、図6のフロー図で示される各 処理を実行する。なお、この図6のフロー図に従ってC

ムは、当該CPU16が内蔵するプログラムメモリ70 に記憶されている。

【0044】図6を参照して、操作キーが操作される と、CPU16は、ステップS1に進み、選択信号を "H" レベルとする。そして、ステップS3において、 当該操作キーによる操作内容に応じて読み書き制御信号 を "H" レベルまたは "L" レベルとした後、ステッフ S5に進む。

【0045】ステップS5において、CPU16は、S DRAM12に指定するべき最初のアドレスを設定し、 ステップS7において、当該設定したアドレスに対応す る最初のデータを設定する。そして、ステップS9にお いて転送状態信号を"NONSEQ"とした後、次のステップ S1]において当該転送状態信号を"SEQ"とする。

【0046】ステップS11の処理後、CPU16は、 ステップS13に進み、次のデータが有るか否か (換言 すれば、全てのデータを転送し終えたか否か)を判断す る。ここで、次のデータが有る(未だ全てのデータを転 送し終えていない)と判断すると、CPU16は、ステ ップS15に進み、当該次のデータに対応するアドレス を設定する。そして、ステップS17において、レディ 信号が"H"レベルであるか否かを判断し、"H"レベ ルであるとき、次のステップS19に進む。

【0047】ステップS19において、CPU16は、 さらに次のデータを設定し、この設定後、ステップSI 3に戻る。ステップS13において次のデータが無い (全てのデータを転送し終えた)と判断すると、 CPU 16は、当該ステップS13からステップS21に進 む。そして、このステップS21において転送状態信号 30 を "IDLE" とした後、ステップS23において選択信号 を "H" レベルする。さらに、ステップS25におい て、読み書き制御信号をデフォルトの"L"レベルと し、この図6で示される一連の処理を終了する。

【0048】以上の説明から分かるように、メモリコン トローラ 14は、アクセス周期が規定されているバッフ ァ18およびバッファ20からのアクセス要求と、不規 則に与えられるCPU16からのアクセス要求とを調停 し、これらバッファ18、バッファ20およびCPU1 6のいずれか1つのアクセスを有効化する。つまり、バ ス100~104を開放する。

[0049] ここで、CPU16のためにバス100~ 104を開放したとき、この開放した時間をカウンタ4 2によってカウントする。そして、カウントした時間が 閾値Tcに達したとき、レディ信号を"L"レベルとす ることでCPU16の動作を一旦停止する。そして、正 規の優先順位に従ってバッファ18およびバッファ20 のために順次バス100~104を開放した後、再度じ PUI6のためにパス100~104を開放する。した かって、ハッファ18およびバッファ20による周期的 PU16の動作を制御するためのいわゆる制御フロクラ 50 なアクセスを保証することができ、ひいてはこれらハッ

ファ18およびバッファ20における処理の破綻を防止 することができる。

11

【0050】なお、上述の実施例では、ディジタルカメ うにこの発明を適用する場合について説明したが、ディ ジタルカメラ以外の装置にもこの発明を適用できること は言うまでもない。

【0051】また、メモリコントローラ14、CPU1 6、バッファ18およびバッファ20をASIC22に よって一体に形成したが、これに限らない。すなわち、 メモリコントローラー4のみをASICで構成し、CP 10 セスのタイミングを概念的に示す図解図である。 U16、バッファ18およびバッファ20については各 々個別の構成としてもよい。さらに、メモリコントロー ラ14をASICによるハードウェア構成とするのでは なく、CPUやDSPなどを用いた処理によってソフト ウェア的に構成してもよい。

【図面の簡単な説明】

【図1】この発明の一実施例の構成を示すブロック図で ある。

【図2】図1の実施例におけるSDRAMへのアクセス のタイミングを概念的に示す図解図である。

【図3】図2の関係をより詳細に示したタイミング図で※

* ある。

(7)

【図4】図3に続くタイミング図である。

【図5】図1の実施例における優先順位決定回路の詳細 を示すプロック図である。

【図6】図1の実施例におけるCPUの動作を示すフロ 一図である。

【図7】ディジタルカメラのメモリコントローラ周辺の 構成を示すプロック図である。

【図8】図7の構成において従来のSDRAMへのアク

【図9】図8の従来技術における問題点を説明するため の図解図である。

【符号の説明】

10…バスコントロール回路

12 ··· S D R A M

14…メモリコントローラ


16...CPU


18, 20…バッファ

2 4 … 優先順位決定回路

20 42…カウンタ


[図1]






※アクセス伝先度: パッファ18 > パッファ20 > CPU16







[図7]




[図4]




【図5】



[図6]








※アクセス侵先度 . バッファ2 > バッファ4 > CPU5

[図9]



※アクセス仮先度: パッファ2 > パッファ4 > CPU5

フロントページの続き

Fターム(参考) 5B060 CD13 KA03

5B063 BA01 BB13 RR03

5C022 AA13 AC00 AC03 AC69

5C052 AA17 AB02 DD02 EE02 EE03

GA02 GA06 GB01 GD01 GF01

GF04